单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,时序逻辑电路的特点及组成,特点：,1）存储电路，因而具有记忆能力2）电路的输出不仅与当时的输入有关，而且还与电路原来的状态有关3.6 时序逻辑电路,1,组成:,由组合逻辑电路和存储电路两部分组成组合电路,存储电路,Z,1,Z,j,Y,1,Y,r,Q,1,Q,r,X,1,X,i,输,入,信,号,输,出,信,号,存,储,电,路,的,输,入,输,出,状,态,逻辑电路中存在反馈，时序电路的输出由,电路的输入和电路原来的状态共同决定2,逻辑关系方程：,X,(,X,1,，,X,i,),Q,(,Q,1,，,Q,r,),Y,(,Y,1,，,Y,r,),Z,(,Z,1,，,Z,j,),各信号之间的逻辑关系方程组：,Z,F,1,(,X,，,Q,n,),输出方程,Y,F,2,(,X,，,Q,n,),驱动方程,Q,n+1,F,3,(,Y,，,Q,n,),状态方程,3,分类：,时序电路,同步：,异步：,存储电路里所有触发器有一个统一的时钟源,没有统一的时钟脉冲,4,5,6,7,时序逻辑电路的分析步骤和方法,一般步骤:,（1）根据给定的时序电路图写出下列逻辑方程式：,1)各触发器的时钟信号CP的逻辑表达式；,2)时序电路的输出方程；,3)各触发器的驱动方程；,（2）将驱动方程代入相应触发器的特征方程，求得各触发器的次态方程，也就是时序逻辑电路状态方程。
3）根据状态方程和输出方程，列出该时序电路的状态图，画出状态图或时序图4）用文字描述给定时序电路逻辑功能的逻辑功能8,【例】分析下图所示的同步逻辑电路9,解：（1）,写出各逻辑方程,1）输出方程,2）驱动方程,（2）驱动方程代入相应的D触发器的特征方程，得各D触发器的次态方程,10,（3）列出状态表、画出状态图和时序图,这里要注意是：,且没有输入信号X0,0,0,0,0,1,0,0,1,0,1,0,0,1,0,1,0,0,0,1,1,1,1,0,1,0,0,0,0,1,1,0,1,0,1,0,1,1,0,1,0,0,1,1,1,1,1,0,11,状态图与时序图,12,（4）功能分析,由时序图可以看出：在正常情况下，各触发器轮流出现一个宽度为CP周期的脉冲信号，称为脉冲分配器或节拍脉冲产生器另外从状态图可看出：电路如处于其他5个状态为无效状态时，在CP脉冲的作用下，电路可回到有效序列，这种能力称为电路具有自启动能力13,【例】分析下图所示逻辑电路异步时序）,14,解：（1）写出各逻辑方程式,1）各触发器的时钟信号的逻辑方程,CP,0,=,CP,（时钟脉冲源），上升沿触发CP,1,Q,0,，仅当,Q,0,由01时，,Q,1,改变，否则,Q,1,保持。
2）输出方程,3）驱动方程,15,（2）各触发器的次态方程,CP,由01时，有效,Q,0,由01时，有效,16,（3）列出状态表、画出状态图和时序图,/,Z,0,0,11/0,0,1,0,00/0,1,0,01/0,1,1,0,10/1,17,状态图与时序图,18,（4）功能分析,由状态图和时序图可以看出：该电路是一个异步四进制减法计数器，Z是借位信号也可把该电路看作一个时序信号发生器输出序列脉冲信号Z的重复周期是4TCP，宽度为1 TCP19,计数器,作用,用来计算时钟脉冲个数的电路，具有计数、分频和定时等功能分类,（1）按计数的脉冲引入方式,有同步和异步计数器；,（2）按计数的变化规律,有加法器、减法器和可逆计数器；,（3）按计数的计数数制,有二进制、十进制和任意进制计数器20,3.6.4 寄存器,寄存器主要部件是触发器，一个触发器可存1位二进制代码，存储n位二进制代码的寄存器则需要n个触发器常用左、右移位寄存器21,4位寄存器,CP上沿作用下，使1D4D端数据并行存入寄存器，即寄存于输出端1Q-4Q端RD是清零端22,四位右移寄存器,23,3.7 脉冲波形的产生,多谐振荡器,性质：,是一种自激振荡电路，无稳定的状态。
它在接通电源后无需外接触发信号就能产生矩形脉冲信号主要用途：,信号源24,RC环形多谐振荡器,25,单稳态触发器,单稳态触发器是一种只有一个稳定状态的电路单稳态触发器须有一个触发信号,RC环节，它决定暂态时间的长短输出信号宽窄,用途：常用于脉冲波形变换（即宽窄波形的相互变换）、定时等26,27,3.8 数模和模数转换,3.8.1 D/A转换器,使用最多的D/A转换器是R-2R的T形电阻网络D/A转换器28,i,=,v,O,=i,Rf,=,二进制数与模拟电压,v,O,成正比29,3.8.2 A/D转换器,（1）逐次逼近式A/D转换器,逐次逼近式A/D转换器是由比较器、D/A转换器、数码寄存器和控制逻辑电路组成，如图3-66所示,30,（2）双积分式A/D转换器（略）,采样保持器的工作原理,按一定的时间间隔取出模拟信号的值，这一过程叫采样。