实验四：行为建模实验2一、实验目的:1、 掌握时序电路的行为建模设计方法2、 掌握行为建模语句initial、always建模的用法二、实验设备：PC机 一台ModelSim6.0开发软件三、试验要求：设计输入（2学时）学习使用ModelSim6.0设计软件学习文本编辑器使用，掌握文本编辑器的输入 方法，完成本讲行为描述的8位数据锁存器和8位数据寄存器以及8位移位寄存器 的建模，并完成仿真四、试验报告（1）编写仿真测试模块，完成本讲行为描述的8位数据锁存器建模的输入，并 完成仿真并分析仿真结果是否正确，与模块设计功能是否一致？部分代码如下，缺失部 分代码自己编写补齐8位数据锁存器module latch_8(qout,data,clk);endmodule（2）编写仿真测试模块，完成本讲行为描述的8位数据寄存器建模的输入，并 完成仿真并分析仿真结果是否正确，与模块设计功能是否一致？部分代码如下， 缺失部分代码自己编写补齐8位数据寄存器module reg8(out_data,in_data,clk,clr);Endmodule（3）编写仿真测试模块，完成本讲行为描述的8位移位寄存器建模的输入，并完 成仿真。
并分析仿真结果是否正确，与模块设计功能是否一致？部分代码如下， 缺失部分代码自己编写补齐8位移位寄存器module shifter(din,clk,clr,dout);endmodule(4) 简单说明寄存器与锁存器之间的共同之处和不同之处5) 写出本次实验心得，和对课程和实验的一些建议，不少于100字。