长安大学考研《 813电子技术基础》命题规律分析及复习要点精讲主讲人：尹其畅老师第四章 时序逻辑电路1、本章考情分析本章首先介绍了时序逻辑电路的描述方法和分析方法，重点讲述了寄存器，移位寄存器，计数器的工作原理及常用的中规模集成电路；简要讨论了常用的时序逻辑电路的设计方法及时序逻辑电路的描述方法在历年考研中，没出现小题，但是本章会出两道大题，一道是把触发器和基本逻辑门结合起来，考一道关于时序电路的大题，另一道是由集成计数器74161设计一个几进制的计数器，所以这一章是重点，必须牢牢掌握2、本章框架结构本章首先介绍了时序逻辑电路的描述方法和分析方法，然后介绍了寄存器，最后介绍计数器，这三点都是重点，我们要好好学习3、本章考点预测如果这一章出小题，可能会考时序逻辑电路的概念，时序电路工作方式，大题的重要性我就不再重复4、本章要点精讲要点一：时序逻辑电路的概念（小题）时序逻辑电路的概念时序逻辑电路，是指任一时刻电路的输出不仅与该时刻的输入有关系，而且与电路原来的状态有关（即与电路以前的输入信号有关）这也是时序逻辑电路区别于组合逻辑电路的最大特点 时序逻辑电路主要有两部分组成：组合逻辑电路部分和存储电路部分。
其中：X（x1，x2，…xi）为外部输入信号；Z（z1，z2，…zj）为输出信号；W（w1，w2，…wk）为存储电路输入信号，同时是组合逻辑电路的部分输出信号；Y（y1，y2，…yl）为存储电路的输出信号，同时是组合逻辑电路的部分输入信号根据电路状态转换的不同情况，时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路两类同步时序逻辑电路中，所有触发器的时钟脉冲信号输入端连在一起，在同一个时钟脉冲信号CP作用下，满足翻转条件触发器的状态同步翻转即触发器状态的更新和时钟脉冲信号CP同步异步时序逻辑电路中，时钟脉冲信号只能触发部分触发器，其余触发器由电路内部信号触发因此，具备翻转条件的触发器状态的翻转有先后顺序，并不都与时钟脉冲信号CP同步要点二：同步时序逻辑电路的分析1.写出各类方程式（组），主要包括以下三种方程a．驱动方程；b．状态方程；c．输出方程2.列状态转换真值表，画状态转换图 3.检查电路自启动能力4.画出电路时序图5.电路逻辑功能的分析确定在获得相应方程后，电路逻辑功能已经较为全面的表示出来但为突出电路特点，使获得的结果形象直观，往往将它转换成图表的形式在描述电路功能方面，效果是一样的，应根据具体问题进行取舍。
【例如】试分析下图所示时序逻辑电路解 根据该电路CP时钟脉冲信号的连接方式可知，这是一个同步时序逻辑电路首先求出各类方程驱动方程：状态方程：由JK触发器的特征方程可知；输出方程：列出状态转换真值表，画出状态转换图计数脉冲CP电路现态电路次态输出Y10001020110031000111001电路状态转换图如下圆圈中的 表示电路的状态，X/Y表示此时电路的输入/输出状态由于该电路没有输入信号X，所以斜线左侧数值空缺检查电路自启动能力由电路知，该电路存储电路有两位触发器组成，所以该电路的工作状态数有22=4 个该电路在CP脉冲的作用下，状态在00→01→10→00之间循环，共有三个状态，称其为该电路的有效状态； 另外一个状态11称为无效状态对于该电路，如果电路进入11状态，在CP脉冲信号的作用下，可以通过00状态而重新进入有效状态，所以该电路具备自启动能力画出电路时序图设电路的初始状态为 各触发器及电路输出状态的变化如下分析确定电路的逻辑功能观察电路的状态转换真值表和状态转换图，电路具有三个有效状态，且在10→00时，输出一个进位信号1。
所以这是一个可以自启动的同步三进制计数器电路例如】 试分析下图所示时序逻辑电路解 由电路知，这是一个同步时序逻辑电路先求出各类方程驱动方程：状态方程： 输出方程：列出状态转换真值表当输入变量X=0时计数脉冲CP电路现态电路次态输出Y1000001020010110301110104101111051110001010011010010101100001当输入变量X=1时：计数脉冲CP电路现态电路次态输出Y100000102001010030100110401110005100101061011100711000011100001画出电路状态转换图如下检查电路自启动能力由以上分析，在输入X=0和X=1的情况下，电路均具有自启动能力画出电路时序图设电路的初始状态为 ，输入信号X的波形如下，画出各触发器及电路输出状态的变化如下图所示分析确定电路的逻辑功能X=0时，该电路为具有自启动能力的同步四进制计数器电路；X=1时，该电路为具有自启动能力的同步七进制计数器电路要点三：异步时序逻辑电路的分析【例如】试分析下图所示时序逻辑电路解 由图知，触发器FF1的CP时钟脉冲信号并不是取自外加CP信号，而是将前级FF0的输出信号Q作为它的时钟脉冲信号。
所以，这是一个异步时序逻辑电路分析异步时序逻辑电路，在列方程时，要将触发器的时钟方程考虑在内注意各触发器的CP端是否有CP时钟信号所需要的跳变沿，只有当跳变沿到达时，相应的触发器才能翻转，否则触发器将保持原状态不变求出各类方程时钟方程：驱动方程：状态方程：列出状态转换真值表电路现态电路次态对应CP状态CP2CP1CP0000001↓↑↓001010↓↓↓010011↓↑↓011100↓↓↓100000↓→↓101010↓↓↓110010↓↓↓111000↓↓↓电路状态转换图如下检查电路自启动能力经检查，任一无效状态，在CP脉冲作用下，均可以返回到有效状态中，所以该电路能够自启动要点四：寄存器（Register）一． 基本寄存器下图是D触发器组成的4位数码寄存器图中 为置0输入端，D3～D0为并行数码输入端，Q3～Q0为并行数码输出端4位寄存器74LS75要点五：移位寄存器(shift register)1.单向移位寄存器下图为D触发器组成的4位同步右移移位寄存器数码由FF0的DI端串行输入 设串行输入数码DI=1001利用各触发器的复位端将FF3～FF0置为0状态按照由高到低的顺序输入数码DI 。
输入第一个数码1时，D0=DI=1、D1=Q0=0、D2 =Q1=0、D3=Q2=0，在第1个移位脉冲信号CP上升沿到来时，由0状态变为1状态，第一位数码1存入；同时D1=Q0=0移入中，依次类推，各触发器中原存储的数码均依次右移一位这时，寄存器的状态为Q3Q2Q1Q0=0001输入第二个数码0时，在第二个移位脉冲信号CP上升沿到来时，第二数码0存入FF0，Q0=0FF0中原来的数码1移入FF1中，Q1=1，同理Q2=Q3= 0，移位寄存器中的数码又依次右移一位这样，在4个移位脉冲的作用下，输入的四位串行数码1001全部存入寄存器中 2．双向移位寄存器4位双向移位寄存器74LS194 为置零端，D3～D0为并行数码输入端，Q3～Q0为并行数码输出端；DSR为右移串行数码输入端，DSL为左移串行数码输入端；M1和M0为工作方式控制端 74LS194功能表输入变量输出变量说明M1M0CPDSLDSRD0D1D2D3Q0Q1Q2Q30×××××××××0000置01××0××××××保持111↑××d0d1d2d3d0d1d2d3 并行置数101↑×1××××1Q0Q1Q2右移输入1101↑×0××××0Q0Q1Q2右移输入0110↑1×××××Q1Q2Q31左移输入1110↑0×××××Q1Q2Q30左移输入0100×××××××保持74LS194 功能分析（1）置0功能。
=0时，寄存器置0 Q3～Q0均为0状态2）保持功能 =1且CP=0；或 =1且M1M0=00时，寄存器保持原态不变3）并行置数功能 =1且M1M0=11时，在CP上升沿作用下，D3～D0 端输入的数码d3～d0并行送入寄存器，是同步并行置数4）右移串行送数功能 =1且M1M0=01时，在CP上升沿作用下，执行右移功能，DSR端输入的数码依次送入寄存器5）左移串行送数功能 =1且M1M0=10时，在CP上升沿作用下，执行左移功能，DSL端输入的数码依次送入寄存器要点六：计数器（Counter）计数器累计的输入脉冲信号个数称为计数器的模或计数长度，用M表示计数器的模实际是电路的有效状态数计数器分类：1．按数制分类二进制计数器、十进制计数器、任意进制计数器；2．按计数功能分类加法计数器、减法计数器、加/减计数器，又称可逆计数器；3．按触发器翻转方式分类 同步计数器、异步计数器 一 同步计数器1.同步二进制计数器（1）同步二进制加法计数器4位同步二进制加法计数器，由JK触发器组成、下降沿触发 4位同步二进制加法计数器分析a.写方程式 驱动方程：状态方程：输出方程：b.列状态转换真值表 CP现态次态CO10000000102000100100300100011040011010005010001010601010110070110011108011110000910001001010100110100111010101101210111100013110011010141101111001511101111016111100001根据状态转换表，画出状态转换图。
c.检查电路自启动能力 经检查，该电路具备自启动能力d.画出电路时序图 根据状态转换图，做出时序图如下e.电路逻辑功能说明根据以上分析知，该电路在第十六个CP计数脉冲信号作用下返回初始0000状态，且输出端CO输出一个进位信号因此该电路为十六进制计数器 2）同步二进制减法计数器将上图所示二进制加法计数器的输出由Q端改为Q非端，即组成同步二进制减法计数器4位同步二进制减法计数器级间连接关系见下表 触发器触发器翻转条件J、K端的逻辑关系 FF0每输入一个脉冲翻转一次 J0=K0=1FF1Q0=1FF2Q0=Q1=0FF3Q0=Q1=Q2=0输入第16个CP时，计数器返回到初始状态，从输入第17个CP开始，计数器又开始新的计数循环即这是一个十六进制计数器由该图知：输入的计数脉冲每经过一级触发器，周期增加一倍，即频率降低一半因此，一位二进制计数器是一个2分频器，依次类推，该计数器是一个16分频器3）集成同步二进制计数器74LS161为同步置数控制端， 为异步置0控制端，CTP和CTT为计数控制端，D3～D0为并行数据输入端，Q3～Q0为并行输出端，CO为进位输出端 74LS161功能表输入变量输出变量说明CTPCTTCPD3D2D1D0Q3Q2Q1Q0CO0××××××××00000异步置010××↑d3d2d1d0d3d2d1d0CO1CO1= CTT Q3 Q2 Q1 Q0 1111↑××××计数CO2CO2= Q3 Q2 Q1 Q0 110××××××保持CO3CO3= CTT Q3 Q2 Q1 Q0 11×0×××××保持074LS161的主要功能：a.异步置0功能b.同步并行置数功能c.计数功能d.保持功能集成异步计数器(2013)上面一行为集成异步二—五—十进制计数器74LS290的电路结构框图（未画出置0和置9输入端）和逻辑功能示意图，图中R0A和R0B为置0输入端，S9A和S9B为置9输入端。
下面表为该电路的逻辑符号与外引线功能图 74LS290功能表如下输入变量输出变量说明R0A·R0B S9A·S9B CPQ3Q2Q1Q010×0000置001×1001置900↓计数74LS290主要功能如下：(1)异步置0功能R0=R0A·R0B=1、S9=S9A·S9B=0时，计数器置0，即 =00002)异步置9功能R0=R0A·R0B=0、S9=S9A·S9B=1时，计数器置9，即 =10013)计数功能R0A·R0B=0、S9A·S9B=0时，计数器处于计数工作状态，分为下面四种情况① 计数脉冲由CP0端输入、Q0输出，构成一位二进制计数器② 计数脉冲由CP1端输入、 输出，构成异步五进制计数器③ 将Q0与CP1相连，计数脉冲由CP0端输入， 输出，构成8421BCD码异步十进制计数器④ 将Q3与CP0相连，计数脉冲由CP1端输入，从高位到低位输出为 ，构成5421BCD码异步十进制加法计数器 计数器应用反馈归零法获得N进制计数器 利用已有计数器（M进制）的置0功能可构成N（N
集成计数器的置0方式有异步和同步两种 利用异步置0端获得N进制计数器时，应在输入第N个计数脉冲信号CP后，通过控制电路产生一个置0信号加到异步置0端，使计数器置0，以实现N进制计数同步置0端获得置0信号后，计数器并不立刻置0，只是为置0提供了必要条件，在下一个计数脉冲信号CP的作用下，计数器才被置0因此，利用同步置0端获得N进制计数器时，应在输入第N－1个计数脉冲CP时，同步置0端获得置0信号，为使输入第N个计数脉冲CP时计数器置0做准备 利用反馈归零法获得N进制计数器的具体步骤为：用S1，S2，…，SN表示输入l，2，…，N个计数脉冲信号CP时计数器的状态1）写出拟构成计数器相应状态的二进制代码以构成十二进制计数器为例，利用异步置0端获得十二进制计数器时，SN=S12=1100；利用同步置0端获得十二进制计数器时，SN－1=S11=10112）写出反馈归零函数即根据SN或SN－1写出异步或同步置0端的输入逻辑表达式3）作图根据反馈归零函数表达式，画出电路连线图 【例如】 利用74LS161的同步置数功能构成十进制计数器解 74LS161是4位二进制同步加法计数器，并设有同步置数控制端 ，利用它可实现十进制计数。
设计数器Q3Q2Q1Q0=0000状态开始计数，由于采用反馈置数法获得十进制计数器，因此取D3D2D1D0=0000利用同步置数控制端获得N进制计数器一般均从0状态开始计数1.写出SN—1的二进制代码为：SN－1=S10－1=S9=10012.写出反馈归零（置数）函数由于计数器从0开始计数，写出反馈归零函数为3．画图根据上式和置数要求画出十进制计数器连线图例如】 试用74LS161构成十二进制计数器解 利用74LS161的同步置数控制端 ，构成十二进制计数器的方法与构成十进制计数器的方法类似，连线见左图 用异步置0控制端 实现十二进制计数器1）写出S12的二进制代码为：S12=1100（2）写出反馈归零函数 （3）画图，如上右图所示 计数器级联获得大容量N进制计数器计数器级联的目的是将多个集成计数器串接起来，以获得计数容量更大的计数器一般集成计数器都设有级联输入（出）端，只要正确连接这些级联端，即可获得所需进制的计数器74LS160级联组成的100进制同步加法计数器 第5章 小结1.时序逻辑电路的特点：任一时刻输出状态不仅取决于当时的输入信号，还与电路的原状态有关因此时序电路中必须含有存储器件。
2.描述时序逻辑电路逻辑功能的方法有逻辑方程式、状态转移表、状态转移图和时序图等3.时序逻辑电路的分析步骤一般为：逻辑图→时钟方程（异步）、驱动方程、输出方程→状态方程→状态转移表→状态图和时序图→逻辑功能4.寄存器是一种常用的时序逻辑器件寄存器分为数码寄存器和移位寄存器两种5.计数器是一种简单而又最常用的时序逻辑器件计数器不仅能用于统计输入脉冲的个数，还常用于分频、定时、产生节拍脉冲等6.用已有的N进制集成计数器构成M(任意)进制的计数器1.熟练掌握时序逻辑电路的基本分析方法；2.熟练掌握寄存器的逻辑功能和使用方法；3.熟练掌握计数器的逻辑功能和使用方法；4.熟练掌握利用中规模集成器件设计时序逻辑电路的方法习题补充：1 分析图1时序电路的逻辑功能，写出电路的驱动方程、状态方程，设各触发器的初始状态为0，画出电路的状态转换图，说明电路能否自启动解： 驱动方程：J0=K0=1, J1=K1=Q0, J2=K2=Q0Q1状态方程：，，状态转换图：功能：同步三位二进制加法计数器，可自启动 2 74LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。
8分）74LS161逻辑功能表CTPCTTCPQ3 Q2 Q1 Q001111×0111××0×1×××01× ×× 0 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0 加法计数CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”3．解：1．当74LS161从0000开始顺序计数到1010时，与非门输出“0”，清零信号到来，异步清零2分）2．该电路构成同步十进制加法计数器2分）3．状态图（4分）000000011001100010100011011100100101011001008765423191097。