1 •简介蛇形走线是布线中经常使用的一种走线方式其主要目的就是为了 调节延时，满足系统时序设计要求但是设计者首先要有这样的认 识：蛇形走线会破坏信号质量，改变传输时延，布线时要尽量避免 使用但实际设计中，为了保证信号有走过足够的保持时间，或者 减小同组信号之间的时间偏移，往往不得不故意进行绕线当在长度规则设置下开始走线时，有时需要通过使用蛇形走线以达 到所需的走线长度蛇形走线的示例如图10-60所示，其中最关 键的两个参数就是耦合幅度(Ap)和耦合距离(Gap)很明显，信号 在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形 式，Gap越小，Ap越大，则耦合程度也越大Q占2它兰削豐如£ k匸 L f. frj—图10-60 蛇形走线的示例尽管蛇形走线会引起引起耦合，从而降低信号质量，但是在布线时, 蛇形走线对于调节时延和时序是重要的方法因此在高速信号布线 时，可以使用蛇形走线，但是蛇形 走线的Ap和Gap的设置 必须符合信号的要求在PADS Router中，可以设置蛇形走线的 Ap和Gap,并且在布线过程中添加蛇形布线2．设置蛇形走线的 Ap 和 Gap 参数• 执行 Tools/Options 菜单命令，或者单击标准工具栏中的 Options 图标，系统会弹出选项对话框，然后选择Routing(布线)选型卡。
• 然后在 Routing to length constaints 区域设置蛇形走线参数， 如图 10-61 所示㊣在 Minimum amplitude (幅度)编辑框中将最小值设为 20 ，则 蛇形走线的幅度最小值被设置为走线宽度的 20 倍㊣在minimum gap (间距)编辑框中将最小值设为2,则蛇形走线 的间隔最小值被设置为走线到拐角间距的 2 倍• 最后单击 OK 按钮完成设置注意：在使用蛇形走线时，应该注意以下几个技术要点：1. 尽量增加平行线段的距离S，至少大于3H, H指信号走线到参 考平面的距离通俗的说就是绕大弯走线，只要 S 足够大，就几乎能完全避免相 互之间的耦合效应2. 减小耦合幅度Lp,当两倍的Lp时延接近或超出信号上升时间 时，产生的串绕将达到饱和3. 带状线(Strip-Line)或者埋式微带线(Embedded Micro-strip)的蛇形 走线引起的信号传输时延小于微带线走线(Micro-strip)理论上，带 状线不会因为差模串扰影响传输速率4. 高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤 其不能在小范围内蜿蜒走线5. 高速 PCB 设计中，蛇形走线没有所谓滤波和抗干扰的能力，只 可能降低信号质量，所以只作时序匹配之用而无其他目的。
3. 蛇形线的拓扑对于DDR2和DDR3，其中信号DQ、DM和DQS都是点对点的互联方式, 所以不需要任何的拓扑结构，然而列外的是，在multi-rank DIMMs（Dual In Line Memory Modules）的设计中并不是这样的在点 对点的方式时，可以很容易的通过0DT的阻抗设置来做到阻抗匹配， 从而实现其波形完整性而对于ADDR/CMD/CNTRL和一些时钟信号， 它们都是需要多点互联的，所以需要选择一个合适的拓扑结构，图 2列出了一些相关的拓扑结构，其中Fly- By拓扑结构是一种特殊的 菊花链，它不需要很长的连线，甚至有时不需要短线（St ub） 对于DDR3，这些所有的拓扑结构都是适用的，然而前提条件是走线 要尽可能的短Fly-By拓扑结构在处理噪声方面，具有很好的波形 完整性，然而在一个4 层板上很难实现，需要6层板以上，而菊花 链式拓扑结构在一个4层板上是容易实现的另外，树形拓扑结构 要求AB的长度和AC的长度非常接近（如图2）考虑到波形的完整 性，以及尽可能的提高分支的走线长度，同事又要满足板层的约束 要求，在基于4层板的DDR3设计中，最合理的拓扑结构就是带有最 少短线（Stub）的菊花链式拓扑结构。
对于DDR2-800，这所有的拓扑结构都适用，只是有少许的差别然 而，菊花链式拓扑结构被证明在SI方面是具有优势的对于超过两片的SDRAM，通常，是根据器件的摆放方式不同而选择 相应的拓扑结构图3显示了不同摆放方式而特殊设计的拓扑结构， 在这些拓扑结构中，只有A和D是最适合4层板的PCB设计然而， 对于DDR2-800，所列的这些拓扑结构都能满足其波形的完整性，而 在DDR3的设计中，特别是在1600 Mbps时，则只有D是满足设计的Fty-By topolo-gyRt图2:带有2片SDRAM的ADDR/CMD/CNTRL拓扑结构(A)图3:带有4片SDRAM的ADDR/CMD/CNTRL拓扑结构4. 蛇形线的时延的匹配在做到时延的匹配时，往往会在布线时采用t rombone方式走线，另 外，在布线时难免会有切换板层的时候，此时就会添加一些过孔 不幸的是，但所有这些弯曲的走线和带过孔的走线，将它们拉直变 为等长度理想走线时，此时它们的时延是不等的，如图4所示显然，上面讲到的trombone方式在时延方面同直走线的不对等是很 好理解的，而带过孔的走线就更加明显了在中心线长度对等的情 况下，trombone走线的时延比直走线的实际延时是要来的小的， 而对于带有过孔的走线，时延是要来的大的。
这种时延的产生，这 里有两种方法去解决它一种方法是，只需要在EDA工具里进行精 确的时延匹配计算，然后控制走线的长度就可以了而另一种方法 是在可接受的范围内，减少不匹配度。