会计学1晶体管逻辑晶体管逻辑(lu j)门电路门电路第一页，共80页教学基本要求：1、了解半导体器件的开关特性2、熟练掌握(zhngw)基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能3、学会门电路逻辑功能分析方法4、掌握(zhngw)逻辑门的主要参数及在应用中的接口问题3. 逻辑(lu j)门电路第1页/共79页第二页，共80页3.1 MOS逻辑(lu j)门 数字集成电路(jchng-dinl)简介 逻辑(lu j)门的一般特性 MOS开关及其等效电路 CMOS反相器 CMOS逻辑门电路 CMOS漏极开路门和三态输出门电路 CMOS传输门 CMOS逻辑门电路的技术参数第2页/共79页第三页，共80页1 、逻辑(lu j)门:实现基本逻辑(lu j)运算和复合逻辑(lu j)运算的单元电路2、 逻辑(lu j)门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立(fn l)门电路集成门电路NMOS门 数字集成电路简介第3页/共79页第四页，共80页1.CMOS集成电路(jchng-dinl):广泛应用于超大规模、甚大规模集成电路(jchng-dinl) 4000系列(xli)74HC 74HCT74VHC 74VHCT速度慢与TTL不兼容(jin rn)抗干扰功耗低74LVC 74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低 74系列74LS系列74AS系列 74ALS2.TTL 集成电路:广泛应用于中大规模集成电路数字集成电路简介第4页/共79页第五页，共80页。
逻辑门电路的一般(ybn)特性1. 输入(shr)和输出的高、低电平 vO vI 驱动门G1 负载门G2 1 1 输出(shch)高电平的下限值 VOH(min)输入低电平的上限值 VIL(max)输入高电平的下限值 VIH(min)输出低电平的上限值 VOL(max)输出高电平+VDD VOH(min)VOL(max) 0 G1门vO范围 vO 输出低电平 输入高电平VIH(min) VIL (max) +VDD 0 G2门vI范围 输入低电平 vI P70 表第5页/共79页第六页，共80页VNH 当前(dngqin)级门输出高电平的最小值时允许负向噪声电压的最大值负载(fzi)门输入高电平时的噪声容限：VNL 当前级门输出(shch)低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限：2. 噪声容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围它表示门电路的抗干扰能力 1 驱动门 vo 1 负载门 vI 噪声 第6页/共79页第七页，共80页类型类型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.传输(chun sh)延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对(xingdu)于输入波形延迟了多长的时间。
CMOS电路(dinl)传输延迟时间 tPHL 输出 50% 90% 50% 10% tPLH tf tr 输入 50% 50% 10% 90% 第7页/共79页第八页，共80页4. 功耗(n ho)静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流(dinli)ID与电源电压VDD的乘积5. 延时功耗(n ho)积是速度功耗综合性的指标.延时功耗积，用符号DP表示扇入数：取决于逻辑门的输入端的个数6. 扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗对于TTL门电路来说，静态功耗是主要的CMOS电路的静态功耗非常低，CMOS门电路有动态功耗第8页/共79页第九页，共80页扇出数：是指其在正常工作(gngzu)情况下，所能带同类门电路的最大数目a)带拉电流负载(fzi)(负载(fzi)电流从驱动门流向外电路)当负载门的个数增加时，总的拉电流将增加，会引起(ynq)输出高电压的降低但不得低于输出高电平的下限值，这就限制了负载门的个数)(I)(IN负载门负载门驱动门驱动门IHOHOH 高电平扇出数:IOH :驱动门的输出端为高电平电流IIH :负载门的输入电流(拉电流)。
第9页/共79页第十页，共80页b)带灌电流负载(fzi)(负载(fzi)电流从外电路流入驱动门)(I)(IN负负载载门门驱驱动动门门ILOLOL 当负载门的个数增加(zngji)时，总的灌电流IOL将增加(zngji)，同时也将引起输出低电压VOL的升高当输出为低电平，并且保证不超过输出低电平的上限值IOL ：驱动门的输出端为低电平电流IIL ：负载门输入端电流之和第10页/共79页第十一页，共80页电路类型电路类型电源电电源电压压/V传输延传输延迟时间迟时间/ns静态功耗静态功耗/mW功耗延迟积功耗延迟积/mW-ns直流噪声容限直流噪声容限输出逻输出逻辑摆幅辑摆幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各类数字集成电路(jchng-dinl)主要性能参数的比较第11页/共79页第十二页，共80页。
MOS开关(kigun)及其等效电路 MOS管有NMOS管和PMOS管两种 当NMOS管和PMOS管成对出现在电路中，且二者在工作(gngzu)中互补，称为CMOS管(意为互补) MOS管有增强型和耗尽型两种在数字电路中，多采用增强型第12页/共79页第十三页，共80页N沟道(u do)增强型MOS场效应管结构漏极D集电极C源极S发射极E绝缘栅极(shn j)G基极B衬底B 由于栅极(shn j)与源极、漏极之间均无电接触，故称绝缘栅极(shn j)箭头方向由P（衬底）指向N（沟道）增强型MOS场效应管电极金属绝缘层氧化物基体半导体因此称之为MOS管第13页/共79页第十四页，共80页 NMOS管的电路符号及转移(zhuny)特性 (a) 电路符号 （b）转移(zhuny)特性D接正电源(dinyun)截止导通导通电阻相当小 （1）NMOS管的开关(kigun)特性 第14页/共79页第十五页，共80页 PMOS管的电路(dinl)符号及转移特性 (a) 电路(dinl)符号 （b）转移特性D接负电源(dinyun) （2）PMOS管的开关(kigun)特性 导通导通电阻相当小截止第15页/共79页第十六页，共80页。
MOS开关(kigun)及其等效电路：MOS管工作(gngzu)在可变电阻区，输出低电平: MOS管截止(jizh)， 输出高电平当I VT第16页/共79页第十七页，共80页MOS管相当于一个由vGS控制(kngzh)的无触点开关MOS管工作(gngzu)在可变电阻区，相当于开关“闭合”，输出为低电平MOS管截止(jizh)，相当于开关“断开”输出为高电平当输入为低电平时：当输入为高电平时：第17页/共79页第十八页，共80页 CMOS 反相器1.工作(gngzu)原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止(jizh)导通 10 V10 V10V 0V导通截止(jizh)0 VVTN = 2 VVTP = 2 V逻辑图AL 逻辑表达式vi (A)0vO(L)1逻辑真值表10)VVVTPTNDD( 第18页/共79页第十九页，共80页2. 电压传输特性(txng)和电流传输特性(txng)v(fvIO 电压传输特性BE段：转折(zhunzh)区转折(zhunzh)区中点：电流最大 CMOS反相器在使用(shyng)时应尽量避免长期工作在BC、DE段。
第19页/共79页第二十页，共80页3.CMOS反相器的工作(gngzu)速度 由于电路具有互补对称的性质(xngzh)，它的开通时间与关闭时间是相等的平均延迟时间：10 ns 带电容(dinrng)负载第20页/共79页第二十一页，共80页A BTN1 TP1 TN2 TP2L0 00 11 01 1截止(jizh)导通截止(jizh)导通导通导通导通截止(jizh)截止导通截止截止截止截止导通导通1110与非门1.CMOS 与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构(b)工作原理VTN = 2 VVTP = 2 V0V10VN个输入的与非门电路?逻辑门输入端增加有什么问题?第21页/共79页第二十二页，共80页或非门BAL 2.CMOS 或非门+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止导通截止导通 导通导通导通截止截止导通截止截止截止截止导通导通1000AB10V10VVTN = 2 VVTP = 2 VN输入(shr)的或非门的电路的结构?第22页/共79页第二十三页，共80页。
3. 异或门电路(dinl)BA BABAXBAL BABA BA 第23页/共79页第二十四页，共80页4.输入(shr)保护电路和缓冲电路 基基本本逻逻辑辑功功能能电电路路 基基本本逻逻辑辑功功能能电电路路 输输入入保保护护缓缓冲冲电电路路 输输出出缓缓冲冲电电路路 vi vo 采用缓冲电路能统一参数，使不同(b tn)内部逻辑集成逻辑门电路具有相同的输入和输出特性第24页/共79页第二十五页，共80页BABAL CMOS逻辑(lu j)门的缓冲电路 输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生(fshng)了变化增加了缓冲器后的逻辑功能为与非功能第25页/共79页第二十六页，共80页1.CMOS漏极开路(kil)门1.）CMOS漏极开路(kil)门的提出输出短接，在一定情况下会产生(chnshng)低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平 漏极开路（OD）门和三态输出门电路 +VDDTN1TN2AB+VDDAB01第26页/共79页第二十七页，共80页C D RP VDD L A B & & （2）漏极开路(kil)门的结构与逻辑符号(c) 可以(ky)实现线与功能;CDAB CDAB +VDDVSSTP1TN1TP2TN2ABLA B L 电路A B L & 逻辑符号(b)与非逻辑(lu j)不变RP VDD L A B 漏极开路门输出连接21PPL RP VDD L A B C D (a)工作时必须外接电源和电阻;上拉电阻第27页/共79页第二十八页，共80页。
3) 上拉电阻对OD门动态(dngti)性能的影响RP VDD L A B C D Rp的值愈小，负载(fzi)电容的充电时间常数亦愈小，因而开关速度愈快但功耗大,且可能使输出电流超过允许的最大值IOL(max） 电路(dinl)带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小但负载电容的充电时间常数亦愈大，开关速度因而愈慢第28页/共79页第二十九页，共80页2.三态(TSL)输出(shch)门电路三态门电路的输出有三种可能出现(chxin)的状态：高电平、低电平、高阻何为(h wi)高阻状态？悬空、悬浮状态，又称为禁止状态测电阻为，故称为高阻状态测电压为0V，但不是接地因为悬空，所以测其电流为0A第29页/共79页第三十页，共80页1TP TN VDD L A EN & 1 1 EN A L 1 0011截止(jizh)导通111高阻 0 输出L输入A使能EN001100截止(jizh)导通10截止(jizh)截止X逻辑功能：高电平有效的同相逻辑门01高阻1001(1)三态门的电路结构第30页/共79页第三十一页，共80页控制端高电平有效的三态门(2)逻辑(lu j)符号控制端低电平有效的三态门用“”表示(biosh)输出为三态。
高电平有效低电平有效第31页/共79页第三十二页，共80页3)三态门的主要应用实现总线(zn xin)传输要求(yoqi)各门的控制端EN轮流为高电平，且在任何时刻只有一个门的控制端为高电平 用三态门实现总线(zn xin)传输 如有8个门，则8个EN端的波形应依次为高电平，如下页所示第32页/共79页第三十三页，共80页第33页/共79页第三十四页，共80页传输(chun sh)门(双向模拟开关) 1. CMOS传输(chun sh)门电路TP vI /vO TN vO /vI C C +5V 5V 电路vI /vO vO /vI C C T G 逻辑符号I / Oo/ IC等效电路由于VTP和VTN在结构上对称，所以(suy)图中的输入和输出端可以互换，又称双向开关第34页/共79页第三十五页，共80页2、CMOS传输(chun sh)门电路的工作原理 设TP:|VTP|=2V， TN:VTN=2VI的变化(binhu)范围为5V到+5V 5V+5V5V到+5VGSN0, TP截止TP vI /vO TN vO /vI C C +5V 5V 1）当c=0， c =1时c=0=-5V， c =1=+5V第35页/共79页第三十六页，共80页。
C TP vO/vI vI/vO +5V 5V TN C +5V5VGSP= 5V (3V+5V)=2V 10VGSN=5V (5V+3V)=(102)V b、I=3V5VGSNVTN, TN导通a、I=5V3VTN导通，TP导通GSP |VT|, TP导通C、I=3V3VIOvv 2）当c=1， c =0时第36页/共79页第三十七页，共80页3.CMOS传输门(双向数字(shz)开关) （a）电路 （b）逻辑(lu j)符号第37页/共79页第三十八页，共80页传输(chun sh)门组成的数据选择器C=0TG1导通, TG2断开(dun ki) L=XTG2导通, TG1断开(dun ki) L=YC=14. 传输门的应用12第38页/共79页第三十九页，共80页CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平CMOS器件的功耗低、扇出数大，噪声容限大，静态(jngti)功耗小，动态功耗随频率的增加而增加参数参数系列系列传输延迟时间传输延迟时间tpd/ns(CL=15pF)功耗功耗(mW)延时功耗积延时功耗积(pJ)4000B751 (1MHz)10574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.0008722逻辑(lu j)门电路的技术参数CMOS门电路各系列的性能(xngnng)比较第39页/共79页第四十页，共80页。
逻辑(lu j)门电路P91第40页/共79页第四十一页，共80页3.2 TTL逻辑(lu j)门 BJT的开关(kigun)特性 基本BJT反相器的动态(dngti)特性 TTL反相器的基本电路 TTL逻辑门电路 集电极开路门和三态门第41页/共79页第四十二页，共80页 (1) 静态特性： 断开时，开关两端的电压不管多大，等效电阻ROFF = 无穷，电流IOFF = 0 闭合时，流过其中的电流不管多大，等效电阻RON = 0，电压U = 0 (2) 动态特性(txng)：开通时间 ton = 0 关断时间 toff = 0 理想开关(kigun)的开关(kigun)特性： 第42页/共79页第四十三页，共80页客观世界中，没有理想开关(kigun)乒乓开关(kigun)、继电器、接触器等的静态特性十分接近理想开关(kigun)，但动态特性很差，无法满足数字电路一秒钟开关(kigun)几百万次乃至数千万次的需要半导体二极管、三极管和MOS管做为开关(kigun)使用时，其静态特性不如机械开关(kigun)，但动态特性很好TTL集成逻辑门电路的输入和输出结构(jigu)均采用半导体三极管，所以称晶体管晶体管逻辑门电路，简称TTL电路。
第43页/共79页第四十四页，共80页3.2 TTL逻辑(lu j)门 BJT的开关(kigun)特性在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大(fngd)区只是极短暂的过渡状态a）电路 （b）输出特性曲线第44页/共79页第四十五页，共80页T截止(jizh), vOVCEVCC，c、e极之间近似于开路vI=0V时: T饱和(boh), vOVCE0.2V，c、e极之间近似于短路vI=5V时:第45页/共79页第四十六页，共80页输出级T3、D、T4和Rc4构成推拉式的输出级用于提高开关速度和带负载(fzi)能力中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出(shch)两个相位相反的信号，作为T3和T4输出(shch)级的驱动信号； Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1 + vI T3 + vO 负载 Re2 1K W VCC(5V) 输入(shr)级 中间级输出级 反相器的基本电路1. 电路组成输入级T1和电阻Rb1组成用于提高电路的开关速度第46页/共79页第四十七页，共80页2. TTL反相器的工作原理(yunl)（逻辑关系、性能改善） （1）当输入(shr)为低电平（I = 0.2 V）T1 深度(shnd)饱和V 3.6V 70705DBE4B4O ).(vvvv截止导通导通截止饱和低电平T4D4T3T2T1输入高电平输出T2 、 T3截止，T4 、D导通0.2V0.9V3.6V第47页/共79页第四十八页，共80页。
2）当输入(shr)为高电平（I = 3.6 V） T2、T3饱和(boh)导通 T1:倒置(dozh)的放大状态 T4和D截止使输出为低电平.vO=vC3=VCES3=0.2V3.6V2.1V0.2V第48页/共79页第四十九页，共80页输入输入A输出输出L0110逻辑(lu j)真值表 逻辑表达式 L = A 饱和截止T4低电平截止截止饱和倒置工作高电平高电平导通导通截止饱和低电平输出D4T3T2T1输入第49页/共79页第五十页，共80页1. TTL与非门电路(dinl)多发射极BJT T1e e bc eeb cA& BALB TTL逻辑(lu j)门电路第50页/共79页第五十一页，共80页2. TTL或非门 若A、B中有一个(y )为高电平:若A、B均为低电平:T2A和T2B均将截止，T3截止 T4和D饱和(boh)导通，输出为高电平T2A或T2B将饱和(boh)导通，T3饱和(boh)导通，T4截止，输出为低电平BAL 逻辑表达式第51页/共79页第五十二页，共80页vOHvOL输出为低电平的逻辑(lu j)门输出级的损坏集电极开路(kil)门和三态门电路1.集电极开路(kil)门电路 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 第52页/共79页第五十三页，共80页。
a） 集电极开路(kil)与非门电路b） 使用(shyng)时的外电路连接C） 逻辑(lu j)功能L = A BOC门输出端连接实现线与VCC T1 Re2 Rc2 Rc4 Rb1 T2 T3 T4 D A B L VCC T1 Re2 Rc2 Rb1 T2 T3 A B L VCCC D RP VDD L A B & & 第53页/共79页第五十四页，共80页2. 三态与非门(TSL ) 当EN= 3.6V时EN数据输入端数据输入端输出端输出端LAB10010111011100三态与非门真值表 第54页/共79页第五十五页，共80页当EN= 0.2V时EN数据输入端数据输入端输出端输出端L LAB10010111011100高阻高阻高电平使能高阻状态与非逻辑 ZL ABLEN = 0_EN =1真值表逻辑符号ABEN & L EN第55页/共79页第五十六页，共80页正负(zhn f)逻辑问题3.5 逻辑描述(mio sh)中的几个问题基本逻辑门的等效符号(fho)及其应用第56页/共79页第五十七页，共80页正负逻辑(lu j)问题1. 正负(zhn f)逻辑的规定 01 10正逻辑(lu j)负逻辑3.5 逻辑描述中的几个问题正逻辑体制:将高电平用逻辑1表示，低电平用逻辑0表示负逻辑体制:将高电平用逻辑0表示，低电平用逻辑1表示第57页/共79页第五十八页，共80页。
A B L 1 1 0 1 0 0 0 1 0 0 0 1 _与非门A B L 0 0 1 0 1 1 1 0 1 1 1 0 某电路输入与输出电平表A B L L L H L H H H L H H H L 采用(ciyng)正逻辑_或非门采用(ciyng)负逻辑与非 或非负逻辑 正逻辑2. 正负(zhn f)逻辑等效变换 与 或非 非第58页/共79页第五十九页，共80页基本逻辑门电路的等效(dn xio)符号及其应用1、 基本(jbn)逻辑门电路的等效符号ABL LA B & B A 与非门及其等效(dn xio)符号 B A BAL 1 利用摩根定律对基本逻辑运算进行变换，可以得到不同形式的表达式输入端的小圆圈表示先对输入信号进行非运算BA 第59页/共79页第六十页，共80页BABAL B A LAB 1 或非门及其等效(dn xio)符号BAL & B A 第60页/共79页第六十一页，共80页 & B A B A ABBAL 1 L=AB BABAL B A 1 & B A L=A+B BAABL BABAL 第61页/共79页第六十二页，共80页 & B A L 1 & B A & B A L 1 & B A & B A L & & B A 逻辑门等效符号(fho)的应用 利用逻辑门等效(dn xio)符号，可实现对逻辑电路进行变换，以简化电路，能减少实现电路的门的种类。
LA B & B A 第62页/共79页第六十三页，共80页 RE & 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 D0 D1 D2 D3 D4 D5 D6 D7 IC L EN AL G1 G2 控制电路AL REL0 AL1 RE逻辑门等效符号(fho)强调低电平有效L=0第63页/共79页第六十四页，共80页 RE & L G2 AL & AL G2 L RE & AL G2 L RE 如RE、AL都要求(yoqi)高电平有效，EN高电平有效如RE、AL都要求低电平有效，EN高电平有效如RE、AL都要求高电平有效，EN低电平有效 低电平有效(yuxio)，输入端加小圆圈；高电平有效(yuxio)，输入端不加小圆圈第64页/共79页第六十五页，共80页3.6 逻辑门电路使用(shyng)中的几个实际问题 各种门电路之间的接口(ji ku)问题 门电路带负载时的接口(ji ku)问题第65页/共79页第六十六页，共80页1) 驱动器件的输出电压(diny)必须处在负载器件所要求的输入电压(diny)范围，包括高、低电压(diny)值（属于电压(diny)兼容性的问题） 在数字电路或系统的设计中，往往将TTL和CMOS两种器件混合使用，以满足工作速度或者功耗指标的要求。
由于每种器件的电压和电流参数各不相同，因而在这两种器件连接(linji)时，要满足驱动器件和负载器件以下两个条件：2) 驱动器件必须对负载器件提供足够(zgu)大的拉电流和灌电流（属于门电路的扇出数问题）； 各种门电路之间的接口问题第66页/共79页第六十七页，共80页vOvI驱动门 负载门1 1 VOH(min)vO VOL(max) vI VIH(min)VIL(max) 负载器件所要求的输入(shr)电压VOH(min) VIH(min)VOL(max) VIL(max)第67页/共79页第六十八页，共80页灌电流(dinli)IILIOLIIL拉电流(dinli)IIHIOHIIH101111n个011101n个对负载(fzi)器件提供足够大的拉电流和灌电流 IOH(max) IIH(total)IOL(max) IIL(total)第68页/共79页第六十九页，共80页驱动电路必须能为负载(fzi)电路提供足够的驱动电流驱动电路必须能为负载电路提供合乎相应(xingyng)标准的高、低电平 驱动电路 负载电路1、 VOH(min) VIH(min)2、 VOL(max) VIL(max)4、 IOL(max) IIL(total) IOH(max) IIH(total)3、第69页/共79页第七十页，共80页。
1、 CMOS门驱动(q dn)TTL门VOH（min)=4.9V VOL(max) =0.1VTTL门（74系列(xli)）： VIH(min) = 2V VIL(max )= 0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min) VIH(min)VOL(max) VIL(max)带拉电流(dinli)负载输出、输入电压带灌电流负载?T3 VCC VDD T4 R1 R2 R3 T1 T2 CMOS门(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max) IIH(total)第70页/共79页第七十一页，共80页例 用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路试验算此时的CMOS门电路是否(sh fu)过载？VOH（min)=3.84V， VOL(max) =0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=004mAIIL（max)=1.6mA74系列：VIH（min)=2V， VIL(max) =0.8V&111CMOS门74系列74LS系列74LS系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min) VIH(min)VOL(max) VIL(max)第71页/共79页第七十二页，共80页。
总的输入(shr)电流IIL(total)=1.6mA+60.4mA=4mA灌电流(dinli)情况 拉电流(dinli)情况 74HC00: IOH(max)=4mA74系列反相器: IIH(max)=0.04mA74LS门： IIH(max)=0.02mA总的输出电流IIH(total)=0.04mA+60.02mA=0.16mA 74HC00: IOL(max)=4mA74系列反相器: IIL(max)=1.6mA74LS门： IIL(max)=0.4mA驱动电路能为负载电路提供足够的驱动电流&111CMOS门 74系列74LS系列第72页/共79页第七十三页，共80页2. TTL门驱动(q dn)CMOS门(如74HC ）VOH(min)=2.7V VIH(min)为3.5VTTL（74LS ）： CMOS（74HC）：式2、3、4、都能满足(mnz)，但式1 VOH(min) VIH(min)不满足(mnz)（ IO ：TTL输出级T3截止(jizh)管的漏电流）IHOOHn(IIRVVPDD 第73页/共79页第七十四页，共80页1. 用门电路直接(zhji)驱动显示器件门电路带负载时的接口(ji ku)电路LED R vI 1 DFOHIVVR DOLFCCIVVVR 门电路的输入(shr)为低电平，输出为高电平时，LED发光当输入信号为高电平，输出为低电平时,LED发光 VCC LED R vI 1 第74页/共79页第七十五页，共80页。
解：LED正常发光需要几mA的电流(dinli)，并且导通时的压降VF为1.6V根据附录A查得，当VCC=5V时，VOL=0.1V，IOL(max)=4mA，因此ID取值不能超过4mA限流电阻的最小值为825mA4V10615 ).(R例 试用74HC04六个CMOS反相器中的一个作为接口电路(dinl)，使门电路(dinl)的输入为高电平时，LED导通发光第75页/共79页第七十六页，共80页2. 机电性负载(fzi)接口继电器继电器 限流电阻限流电阻 vI 1 1 用各种数字电路来控制机电性系统的功能,而机电系统所需的工作电压和工作电流比较大要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力(nngl)，而且必要时要实现电平转移如果负载所需的电流不特别大，可以将两个反相器并联作为驱动(q dn)电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件第76页/共79页第七十七页，共80页1. 多余或暂时不用的输入端不能悬空，可按以下方法(fngf)处理：抗干扰措施(cush) （1）与其它输入端并联使用。
2）将不用的输入端按照电路功能要求接电源或接地比 如将与门、与非门的多余(duy)输入端接电源，将或门、或 非门的多余(duy)输入端接地第77页/共79页第七十八页，共80页 (1) 在每一块(y kui)插板的电源线上，并接几十F的低频去耦 电容和0.010.047F的高频去耦电容，以防止TTL 电路的动态尖峰电流产生的干扰 (2) 整机装置应有良好的接地系统2 电路的安装应尽量避免干扰信号的侵入(qnr)，保证电路稳 定工作第78页/共79页第七十九页，共80页感谢您的观看(gunkn)第79页/共79页第八十页，共80页。