第十二章第十二章 组合逻辑电路分析与设计组合逻辑电路分析与设计确定确定Y=Y2 Y3=A AB B AB.A B.A B.A.A BBY1.AB&YY3Y2.反演律反演律反演律反演律ABAB.A B.Y=AB AB .AB.BAYA B =AB+AB=A B=1ABY逻辑符号逻辑符号=A BABY001 100100111Y&1.BA&C101AA=AC+BCY=AC BC 设：设：C=1封锁封锁翻开翻开选通选通A信号信号Y&1.BA&C001设：设：C=0选通选通B信号信号B=AC+BCY=AC BC练习：分析该电路的逻辑功能&1ABCLP&1ABCLP练习：分析该电路的逻辑功能解：第一步：由逻辑图逐级写出表达式第二步：化简与变换第二步：化简与变换第三步：由表达式列出真值表第三步：由表达式列出真值表ABCP CPBPAPL ABCCABCBABCA CBAABCCBAABCCBAABCL )(第四步：分析逻辑功能第四步：分析逻辑功能 当当A、B、C三个变量不一致三个变量不一致时，输出为时，输出为“1，所以这个，所以这个电路称为电路称为“不一致电路不一致电路0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表真值表2 加法器加法器0 0 0 0 11+10101010不思索低位不思索低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABAS.ABSCABC 输入输入表示低位来的进位表示低位来的进位AiBiCi-1SiCi1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 11ii1iiiiiCACBBAC1iiiiCBAS&=11CiSi&如何利用半加器构成全加器？1BiAiCi-1SiCICOB3A3C3 3C4 4S3CICOB2A2C2 2C3S2CICOB1A1C1C2S1CICOB0A0C0 0=0=0C1S0串行进位并行加法器串行进位并行加法器例：用4个全加器实现两个4位二进制加法器 把二进制码按一定规律编排，使每组代把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。
码具有一特定的含义，称为编码具有编码功能的逻辑电路称为编码器具有编码功能的逻辑电路称为编码器n 位二进制代码有位二进制代码有 2n 种组合，可以表种组合，可以表示示 2n 个信息0 0 01 0 0I0I1I2I3I5I6I7输入输入输输 出出Y2 Y1 Y0Y2=I4+I5+I6+I7=I4 I5 I6 I7.=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2 I3 I6 I7.=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1 I3 I5 I7.=I1+I3+I5+I710000000111I7I6I5I4I3I1I2Y2Y1Y0Y2 Y1 Y0 YS YEXI0 I1 I2 I3 I4 I5 I6 I7S1 1 1 1 11 1 1 0 10 0 0 1 00 0 1 1 00 1 0 1 00 1 1 1 01 0 0 1 01 0 1 1 01 1 0 1 01 1 1 1 0 x x x x x x x x1 1 1 1 1 1 1 1x x x x x x x 0 x x x x x x 0 1x x x x x 0 1 1x x x x 0 1 1 1x x x 0 1 1 1 1x x 0 1 1 1 1 1x 0 1 1 1 1 1 10 1 1 1 1 1 1 11000000000输输 出出输输 入入74LS148功能表功能表的状态加以区分和，用种出现作用有信号，其他输入不起，一旦优先级高的输入到优先级是时，输入不起作用。
EXSYYYYYIIS1113101207反码输出 Ys YEX Y0 Y1 Y2 G2 G3 G1 I0 I1 I2 I3 I4 I5 I6 I7 S&1&1&1&111111111111SIIIIIIIIIIYSIIIIIIIIYSIIIIY7656436421076543542176542GND Y Y ST I I I I12765400123EXSCCY I I I I Y YU16 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS148管脚图例如，计算机中访问某个地址或者访问某个外设，首先是经过译码，找到被访问的设备和地址，然后再根据详细要求完成相应操作两个输入量二进制译码电路S SB m0 B m0A A m1 m1 m2 m2 m3 m3&11&111输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B CCBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC规范译码器74LS电路分析。
74LS是3-8译码器，电路如下图G0 Y0 G1 Y1S1 G2S2 Y2S3 GS G3 Y3 G4 Y4 G5 A0 Y5 G6 A1 Y6 G7 A2 Y7&1111&11&17012760126501254012430123201221012100120mAAAYmAAAYmAAAYmAAAYmAAAYmAAAYmAAAYmAAAY1 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0 x x xx x x0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1x1000000000 x11111111Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A2 A1 A0S2+S3S1输输 出出输输 入入3-8译码器功能表译码器功能表输出端被封锁在高电平译码器被禁止，所有的正常工作状态否则，处于输出为高电平，译码器时，是附加控制端，当和、sGSSSSSS013213210AS2-42-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE +Ucc(5V)R2 R5 R1 UC2 T3 T4 F A T2 B T1E T5 D R3 R4&YEBA逻辑符号逻辑符号 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY1E0EABY 功能表功能表总线总线时时，当当 0 S00总线总线0AS2-42-4线译码器线译码器ABCDAEBECEDE0Y1Y2Y3Y1A脱离总线脱离总线数据数据二二 十十进进制制代代码码gfedcba 1 半导体数码管半导体数码管 由七段发光二极管构成由七段发光二极管构成例：例：共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平常常发发光光高高电电平平常常发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法abcdefgQ3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码100101111117个个4位位gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9BS204A0A1A2A3CT74LS247CT74LS247+5V来来自自计计数数器器七段译码器和数码管的衔接图七段译码器和数码管的衔接图5107abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT 74LS247CT74LS247型译码型译码器的外引线陈列图器的外引线陈列图abcdefg例例:试用与非门设计一个三变量表决器。
试用与非门设计一个三变量表决器A A、B B、C C三者中多数赞同三者中多数赞同，提案经过，否那么提案不被经过提案经过，否那么提案不被经过解：方案一：赞同用解：方案一：赞同用1 1表示，不赞同用表示，不赞同用0 0表示；经过用表示；经过用1 1表示，不表示，不经过用经过用0 0表示A B CA B CF F0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 10 00 00 01 10 01 11 11 1FABBCCAAB BC CAA AB BB BC CC CA AF F&FABBCCAAB BC CAn方案二：赞同用方案二：赞同用0 0表示，不赞同用表示，不赞同用1 1表示；经过用表示；经过用1 1表表示，不经过用示，不经过用0 0表示练习：用与非门设计一个举重裁判表决电路设举重竞赛有练习：用与非门设计一个举重裁判表决电路设举重竞赛有3 3个裁判，一个主裁判和两个副裁判杠铃完全举上的判决由个裁判，一个主裁判和两个副裁判杠铃完全举上的判决由每一个裁判按一下本人面前的按钮来确定。
只需当两个或两每一个裁判按一下本人面前的按钮来确定只需当两个或两个以上裁判判明胜利，并且其中有一个为主裁判时，阐明成个以上裁判判明胜利，并且其中有一个为主裁判时，阐明成功的灯才亮功的灯才亮解：第一步：分析要求解：第一步：分析要求 设主裁判为变量设主裁判为变量A A，副裁判分别为，副裁判分别为B B和和C C；表示胜利与；表示胜利与否的灯为否的灯为Y Y，根据逻辑要求列出真值表根据逻辑要求列出真值表第二步：列真值表第二步：列真值表 第三步：写出逻辑表达式并化简第三步：写出逻辑表达式并化简ABCCABCBAmmmY765ACABY第四步：画逻辑图第四步：画逻辑图0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C00000111 L 真值表真值表注注将化简后的与或逻辑表达式将化简后的与或逻辑表达式转换为与非方式转换为与非方式 交通讯号灯在正常情况下，红灯交通讯号灯在正常情况下，红灯(R)亮亮停车，停车，输入信号三个，输出信号一个输入信号三个，输出信号一个(1)列逻辑形状表列逻辑形状表 RYGGRYGYRYGRGYRFRYGRYGGYRFYGG)R(YGYRRGG)R(YGYRF 0 0 0 10 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1FGYR&11&11ABC BABABAGiiiiiiiiBAL Ai Bi Li Gi Mi0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 iiiBAM ABC 1&1112.3 组合逻辑电路的竞争组合逻辑电路的竞争-冒险冒险n一个门电路只需有两个输入信号同时向相反一个门电路只需有两个输入信号同时向相反方向变化方向变化(即由即由01变为变为 10,或者相反或者相反),其输出其输出端就能够产生干扰脉冲。
端就能够产生干扰脉冲边沿不陡竞争产生尖脉冲边沿不陡竞争产生尖脉冲FABFABt1t2VTVT1、竞争、竞争-冒险及其成因冒险及其成因n竞争：门电路的两个输入端同时向相反的逻辑竞争：门电路的两个输入端同时向相反的逻辑电平变化的景象称为竞争电平变化的景象称为竞争n冒险：由于竞争，电路的输出端就能够出现暂冒险：由于竞争，电路的输出端就能够出现暂短的错误输出，即出现了不应有的窄脉冲或称短的错误输出，即出现了不应有的窄脉冲或称尖峰脉冲，这种景象称为冒险尖峰脉冲，这种景象称为冒险n冒险的危害在于它能够使后接的时序电路产生冒险的危害在于它能够使后接的时序电路产生错误操作因此，有时要设法消除竞争冒险或错误操作因此，有时要设法消除竞争冒险或尽量消除竞争冒险带来的危害尽量消除竞争冒险带来的危害1AAFAF=AA1 tpd1 tpdA竞争冒险产生的正脉冲竞争冒险产生的正脉冲AAF=A+Atpd (b)波形波形竞争产生的负尖脉冲竞争产生的负尖脉冲1G1G2AAF(a)电路电路12 2、消除竞争、消除竞争-冒险景象的方法：冒险景象的方法：(一一)修正逻辑设计修正逻辑设计(二二)引入选通脉冲引入选通脉冲(三三)接入滤波电容接入滤波电容作业：2、3、8。