燕 山 大 学 课 程 设 计 说 明 书燕山大学学课程设设计（论论文）任任务书院（系）：：电气工工程学院院 基层层教学单单位：电电子实验验中心 学 号学生姓名名专业（班班级）设计题目目自动电子子钟设计技术参数●用244小时制制进行时时间显示示●能够显显示小时时，分钟钟●上电后后从“00：：00：：00”开始显显示设计要求●采用66个静态态数码管管显示时时间工作量●学会使使用Maax+PPlussII软软件和实实验箱；；●独立完完成电路路设计，编编程下载载、连接接电路和和调试；；●参加答答辩并书书写任务务书工作计划1. 了解EDDA的基基本知识识，学习习使用软软件Maax+PPlussII，下下发任务务书，开开始电路路设计；；2. 学习使用用实验箱箱，继续续电路设设计；3. 完成电路路设计；；4. 编程下载载、连接接电路、调调试和验验收；5. 答辩并书书写任务务书参考资料《数字电电子技术术基础》..阎石主主编.高高等教育育出版社社.《EDAA课程设设计指导导书》..指导教师师签字基层教学学单位主主任签字字20111年3 月 188 日 目录第1章设设计说明明……………………………………………………………………………………………………33 11.1设设计思路路………………………………………………………………………………………………3 11.2模模块介绍绍………………………………………………………………………………………………3 11.3真真值表……………………………………………………………………………………………………4第2章 原理理图…………………………………………………………………………………………………………5 第3章 波形形访真图图…………………………………………………………………………………………………7第4章 管脚脚锁定及及硬件连连线…………………………………………………………………………………10 44.1管管脚锁定定………………………………………………………………………………………………10 44.2硬硬件连线线………………………………………………………………………………………………10第5章 总结结 …………………………………………………………………………………………………………111参考文献献 …………………………………………………………………………………………………………………12第一章 设计说说明一 设设计思路路自动电子子钟要求求从000:000:000开始显显示到223:559:559实际际上就是是一个660*660*224进制制的加法法器固在在电路设设计时只只需要将将已有的的加法计计数器改改成600*600*244进制加加法计数数器就行行了，整整个计数数器分三三个模块块，每个个模块有有两个十十进制计计数器组组成。
741660真值值表二 模模块介绍绍模块一：：模块一一为秒模模块，有有一个十十进制计计数器和和一个由由十进制制计数器器该的六六进制计计数器组组成，输输出分别别接秒的的个位和和十位模块二：：模块二二为分模模块，其其构成与与秒模块块一样，输输出分别别接分的的个位和和十位模块三：：模块三三为时模模块，先先由两个个十进制制计数器器组成1100进进制计数数器在改改为244进制输输出分别别接在时时的个位位和十位位三 真值表表1A1B1C1D2A2B2C2D3A3B3C3D4A4B4C4D5A5B5C5D6A6B6CQD000000000000000000000000100000000000000000000000………………………………………………………………100100000000000000000000000010000000000000000000………………………………………………………………100110100000000000000000000000010000000000000000………………………………………………………………100110101001000000000000000000000000100000000000………………………………………………………………100110101001101000000000000000000000000010000000………………………………………………………………100110101001101010010000000000000000000000001000………………………………………………………………100110101001101011000100000000000000000000000000第二章 原理理图模块一模块二模块三总原理图图第三章 仿仿真波形形秒个位进进十位时时的输出出波形图图秒进分时时的输出出波形图图分个位进进十位是是的输出出波形分进时时时的输出出波形图图时个位进进十位时时的输出出波形图图回到零点点时的输输出波形形图第四章 管脚脚锁定及及硬件连连线4.1管管脚锁定定CLK锁锁1755 M1、MM2、MM3、MM4、MM5、MM6分别别锁944、955、966、977、999、10001A、11B、11C、11D、22A、22B、22C、22D分别别锁1227、1128、1131、1132、1133、1134、1135、11363A、33B、33C、33D、44A、44B、44C、44D分别别锁1339、1140、1141、1142、1143、1144、1147、11485A、55B、55C、55D、66A、66B、66C、66D分别别锁755、833、855、866、877、888、899、9004.2硬硬件连线线3D0、33D1、33D2、33D3、33D4、33D5、33D6、33D7分分别接775、883、885、886、887、888、889、990CLK脉脉冲管脚脚接1775第五章总总结 通过过这次EEDA电电路设计计，使我我不仅学学会了使使用Maax+PPlussII软件件，自己己完成了了电路设设计，而而且进一一步加深深了对数数字电路路的认识识，通过过实践深深入了解解了门电电路，组组合逻辑辑电路，触触发器，时时序逻辑辑电路等等的设计计使用方方法，学学会用基基本数字字电路设设计小电电子产品品的原理理和过程程。
总的来说说，这次次设计的的自动电电子钟设设计还是是比较成成功的，虽虽然在设设计中遇遇到了很很多问题题，最后后在老师师的辛勤勤的指导导下，终终于迎刃刃而解，有有点小小小的成就就感，终终于觉得得平时所所学的知知识有了了实用的的价值，达达到了理理论与实实际相结结合的目目的，不不仅学到到了不少少知识，而而且锻炼炼了自己己的能力力，使自自己对以以后的路路有了更更加清楚楚的认识识，同时时，对未未来有了了更多的的信心以前总觉觉得课本本上的知知识很难难和实际际应用联联系起来来，但通通过这次次设计，我我增强了了动手能能力并深深刻的体体会到了了实际动动手操作作的重要要性在在设计过过程中，我我充分的的认识到到了自己己在数字字技术上上的不足足，发现现了自己己在学习习上的缺缺点，例例如对电电路元件件不熟悉悉，总体体设计思思路不明明确等等等我在在以后的的学习中中要努力力的改正正和改进进另外希望望学校在在平时就就给我们们像这种种课程设设计的机机会以便便于我们们能对知知识更好好的理解解参考文献献1.《数数字电子子技术基基础》 阎石石主编 高高等教育育出版社社2.《EEDA课课程设计计指导书书》 郑兆兆兆等编燕山大学学课程设设计评审审意见表表指导教师师评语：：①该生学学习态度度 （认认真 较认真真 不认认真）②该生迟迟到、早早退现象象 （有有 无无）③该生依依赖他人人进行设设计情况况 （有有 无无）平时成绩绩： 指导导教师签签字：20111 年 3月118日图面及其其它成绩绩：答辩小组组评语：：①设计巧巧妙，实实现设计计要求，并并有所创创新。
②设计合合理，实实现设计计要求③实现了了大部分分设计要要求④没有完完成设计计要求，或或者只实实现了一一小部分分的设计计要求答辩成绩绩： 组长长签字：：20111年 33月18日课程设计计综合成成绩：答辩小组组成员签签字： 20111年 33月18日 共 19 页 第 18页。